Nehalem百科
Nehalem技术研究
下文中介绍的Nehalem的技术指标主要是以Nehalem-EP(Gainestown)为范例来介绍的,该核心将会用于Xeon DP,就是用于服务器的双路CPU。Nehalem是4核心、8线程、64bit、4超标量发射、乱序执行的CPU,有16级流水线、48bit虚拟寻址和40bit物理寻址。
简单说来,Nehalem还是基本建立在Core微架构(Core Microarchitecture)的骨架上,外加增添了SMT、3层Cache、TLB和分支预测的等级化、IMC、QPI和支持DDR3等技术。比起从Pentium 4的NetBurst架构到Core 微架构的较大变化来说,从Core 微架到Nehalem架构的基本核心部分的变化则要小一些,因为Nehalem还是4指令宽度的解码/重命名/撤销。
Nehalem的核心部分比Core 微架构新增加的功能主要有以下几方面:
New SSE4.2 Instructions (新增加SSE4.2指令)
Improved Lock Support (改进的锁定支持)
Additional Caching Hierarchy (新的缓存层次体系)
Deeper Buffers (更深的缓冲)
Improved Loop Streaming (改进的循环流)